Renesas 抖動衰減器利用低抖動外部參考和控制電路系統,可從一個或多個輸入時鐘信號中消除不需要的噪聲。該標準系列產品的不同型號使用 VCXOs 或簡單晶體作為參考。創新技術支持使用固定頻率晶體,而非市面稀缺的牽引晶體器件。此外,抖動衰減器產品還包括頻率轉換部分,支持輸出頻率與輸入頻率存在差異。這種輸入-輸出頻率可根據所選器件采用整數或非整數比。該系列中的若干器件均可支持多個上述比率,從而提供多種獨立頻率,甚至還支持輸出頻率之間的非整數關系。

將抖動衰減器和頻率轉換器集成在一起簡化了電路,同時將物料清單 (BOM) 減至最少。 Renesas’ 的豐富抖動衰減器和頻率轉換器產品組合具有不同級別的性能、功耗和可編程性,可以滿足幾乎任何應用的需求。 Renesas 抖動衰減器支持各種單端和差分信號級,如 LVCMOS、LVPECL、LVDS、HCSL、HSTL 或 SSTL。

針對PCIe、SAS/SATA、USB 3.0 和 XAUI 應用,尋求特定應用信號Repeater和Retimer的客戶,請點擊此處。

< 200fs JITTER

< 100fs JITTER

Applications and Standards

?

關于抖動衰減器(抖動清除器)
抖動衰減器(又名抖動清除器)用于降低給定計時信號上的抖動幅度。 抖動可被定義為理想周期性計時信號中不希望出現的偏差,并可在頻率、相位或連續脈沖振幅等特性中觀察到。 出現高水平抖動的原因包括軌跡或電纜較長及系統環境嘈雜,會導致在高性能應用中產生不需要的系統行為。 Renesas’ 的抖動衰減器(抖動清除器)使用創新的鎖相振蕩器來鎖定嘈雜的時鐘信號,然后將獲得的高品質信號輸出到時鐘網絡內的其它器件。

文檔

文檔標題 類型 日期
PDF906 KB
概覽
?

視頻和培訓

ClockMatrix?2 System Synchronizer Overview

The ClockMatrix? 2 Family of high-performance, precision, multi-channel timing devices for 400Gbps/800Gbps optical transport and wireline network applications builds on the ClockMatrix devices introduced in 2019 for 5G wireless and 100Gbps/200Gbps wireline network applications. This second-generation family delivers improved performance with phase jitter as low as 88fs RMS. The highly integrated devices serve as full-function IEEE 1588 synchronization clocks and also provides ultra-low jitter reference clocks for synchronous Ethernet PHYs with data rates up to 112Gbps PAM-4, reducing design complexity and bill of materials (BOM). Visit renesas.com/clockmatrix to learn more.